12 月 27 日消息，隨著 AI 應(yīng)用爆發(fā)，“內(nèi)存墻”成為制約計(jì)算系統(tǒng)性能的主要因素之一。CXL 建立在 PCIe 的物理和電氣接口之上，CXL 內(nèi)存擴(kuò)展功能可在服務(wù)器中的直連 DIMM 插槽之外實(shí)現(xiàn)額外的內(nèi)存容量和帶寬，支持內(nèi)存池化和共享，滿足高性能 CPU / GPU 的算力需求。

近日，國產(chǎn)佰維存儲宣布成功研發(fā)出支持 CXL 2.0 規(guī)范的 CXL DRAM 內(nèi)存擴(kuò)展模塊。

佰維 CXL 2.0 DRAM 采用 EDSFF（E3.S）外形規(guī)格，內(nèi)存容量最高 96GB，同時支持 PCIe 5.0×8 接口，理論帶寬可達(dá) 32GB/s，可與支持 CXL 規(guī)范及 E3.S 接口的背板和服務(wù)器主板直連，擴(kuò)展服務(wù)器內(nèi)存容量和帶寬。 附規(guī)格表如下：

Latency 性能方面，在實(shí)際測試中，佰維 CXL 2.0 DRAM 掛載于 node 2 節(jié)點(diǎn)，與掛載于 node 0 節(jié)點(diǎn)的 CPU 存取 Latency 為 247.1ns，帶寬超過 21GB/s。

▲Latency 測試

▲Bandwidth 測試

佰維表示，可為客戶和合作伙伴提供 32GB~96GB CXL 2.0 DRAM 的功能樣機(jī)，進(jìn)行聯(lián)合評估和測試。

同時，佰維可針對無 E3.S 接口的服務(wù)器背板提供 CXL AIC 轉(zhuǎn)接卡。